登陆题目详情
单选题 本实验中,div模块的作用是分频,输出clk1的频率为()Hz
学科：EDA
时间：2023-11-25 06:26:23
相关题目
相关作业
题目1单选题
verilog中的符号"">>""表示()A. 远大于B. 大于C. 左移D. 右移
题目2单选题
在verilog中" &"表示逻辑操作中的()A. 非B. 与C. 或D. 异或
题目3单选题
芯片74ls595的逻辑功能主要是()A. 编码器B. 串入并出移位寄存器C. 并入串出移位寄存器D. 译码器
题目4单选题
本实验采用的点阵类型为()A. 16*16B. 8*8C. 4*4D. 2*2
题目5单选题
在quartus软件中,新建原理图的操作命令为()A. File\New\Verilog Hdl fileB. File\New\VHdl fileC. File\New\Block Diagram(Schematic file)D. File\New Project
题目6单选题
本实验原理图中地址总线的正确书写方式是()A. addr[3:0]B. addr[3.0]C. addr[3..0]D. addr[3...0]
题目7单选题
本实验中,div模块的作用是分频,输出clk1的频率为()HzA. 50M/200B. 50M/400C. 50M*200D. 50M*400
题目8单选题
原理图中的输出信号DS的作用是()A. 为试验箱上的74ls138提供地址译码信号B. 为试验箱上的74ls595提供地址译码信号C. 为试验箱上的74ls138提供移位数据信号D. 为试验箱上的74ls595提供移位数据信号
题目9单选题
实验箱上的点阵用来显示字符,它的行驱动信号是由()来提供的A. 74ls595B. zf_romC. divD. 74ls138
题目10单选题
原理图中,信号A[3..0]的作用是()A. 产生行地址驱动信号B. 产生列地址驱动信号C. 产生移位数据信号D. 产生时钟信号
下载 题海APP
拍照搜题更快捷
- 海量题库
- 无搜索限制
- 快捷拍照搜题
