题目详情
单选题 VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述()
A. 器件外部特性
B. 器件的内部功能
C. 器件外部特性与内部功能
D. 器件的综合约束
学科:EDA原理与应用
时间:2024-11-30 16:00:02
相关题目
相关作业