登陆题目详情
单选题 在数字系统设计中,无论是进入FPGA的信号,还是输出FPGA的信号,或是数字系统内部,总是难免会有一些不希望的毛刺或随机干扰信号,它们的去除方法有:( )
学科：EDA综合实验
时间：2025-03-25 11:36:58
相关题目
相关作业
题目1单选题
基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为( )设计法A. 自底向上B. 自顶向下C. 积木式D. 定层
题目2单选题
大规模可编程器件主要有 FPGA、 CPLD 两类,下列说法中不正确的是( )A. FPGA 全称为复杂可编程逻辑器件B. CPLD 是基于乘积项结构的可编程逻辑器件C. FPGA 是基于查找表结构的可编程逻辑器件D. 基于SRAM的FPGA器件,在每次上电后必须进行一次配置
题目3单选题
基于EDA软件的FPGA/CPLD设计流程,以下流程中正确的是:( )A. 设计输入→适配→综合→时序仿真→编程下载→功能仿真→硬件测试B. 设计输入→功能仿真→综合→时序仿真→编程下载→适配→硬件测试C. 设计输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试D. 设计输入→适配→综合→功能仿真→编程下载→时序仿真→硬件测试
题目4单选题
目前应用最广泛的硬件描述语言是( )A. VHDLB. Verilog HDLC. 汇编语言D. C语言
题目5单选题
综合是EDA设计流程的关键步骤,下面对综合的描述中,( )是错误的A. 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程,并且该过程与器件硬件结构无关B. 为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束C. 综合可以理解为将软件描述到硬件结构用电路网表文件表示的映射过程,该映射结果唯一D. 综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件
题目6单选题
在EDA中,IP的中文含义是( )A. 网络供应商B. 在系统编程C. 没有特定意义D. 知识产权核
题目7单选题
在EDA工具中,用软件测试设计项目的逻辑功能的工具称为( )A. 仿真器B. 综合器C. 适配器D. 下载器
题目8单选题
QuartusⅡ层次化设计中,常用( )命令,将底层设计电路建立成元件符号A. CompilerB. Timing AnalyzerC. Create Symbol Files for the current FileD. Simulator
题目9单选题
在数字系统设计中,无论是进入FPGA的信号,还是输出FPGA的信号,或是数字系统内部,总是难免会有一些不希望的毛刺或随机干扰信号,它们的去除方法有:( )A. 延时方式去毛刺B. 逻辑方式去毛刺C. 定时方式去毛刺D. 以上都可以
题目10单选题
QuartussII能接受的初始化文件格式是( )A. .mifB. .txtC. . vwfD. .vhd
下载 题海APP
拍照搜题更快捷
- 海量题库
- 无搜索限制
- 快捷拍照搜题
