登陆题目详情
判断题 在Verilog HDL 语言中,用assign语句可以定义wire类型的信号
学科：数字电子技术（2023-2024-2）
时间：2024-05-19 13:28:51
相关题目
相关作业
题目1单选题
PLD是( )的简称A. 通用型集成电路B. 专用型集成电路C. 片上系统D. 可编程逻辑器件
题目2单选题
Verilog HDL 语言采用 ( )的结构A. 函数B. 指令C. 模块D. 子程序
题目3单选题
PLD电路中如下图所示,则下列说法正确得是( ). <img src="https://tihai-oss-cloud.itihey.com/img/929d4b2565668f91132094837163744c.png">A. Y=ACB. ●表示编程连接C. Y=ABCD. ×表示固定连接
题目4单选题
模块名由字母、数字及符号$,下划线_组成的标识符.下列是合法的是( )A. 1mux2_to_1B. mux2$1C. 2选1muxD. mux2*1
题目5多选题
下列属于可编程逻辑器件的有( )A. PROMB. CPUC. CPLDD. FPGAE. PLA
题目6判断题
Verilog HDL 语言中各个模块是顺序执行的A. 正确B. 错误
题目7判断题
在Verilog HDL 语言中,用assign语句可以定义wire类型的信号A. 正确B. 错误
题目8填空题
用VerilogHDL语言实现对题4.6(教材201-202)所要设计电路的逻辑功能的描述.已得4.6题的电路图如下所示.<img src="https://tihai-oss-cloud.itihey.com/img/e4527f20e1bc2afe1a27837d5d7735cd.png">请补充:module control (A,B,C,L,S); input A,B,C; output L,S; ( 1 ); //定义G1门的输出 not G1 (Bnot,B); wire T; //定义G2门的输出 ( 2 ); //调用一个与门G2 nor G3 (S,A,T); buf G4 (L,B);endmoudule题目9填空题
HDL是指( )题目10填空题
Verilog HDL 语言中: 2'd61 表示( )进制数,其对应的二进制数为( )下载 题海APP
拍照搜题更快捷
- 海量题库
- 无搜索限制
- 快捷拍照搜题
