题海让大学四年没有难题
白天模式登陆

题目详情

单选题 一个Verilog HDL程序主要包含哪三部分

A. 头文件、主函数、子函数

B. 以module endmodule引导的模块描述、端口说明、电路功能说明

C. 宏定义、变量定义、函数语句

D. 函数名、输入参数、输出参数

学科：FPGA原理及应用

时间：2024-07-03 01:41:33

相关题目

相关作业

题目1
单选题
在Verilog HDL语言的端口声明语句中,用( )关键字声明端口为双向端口
A. INOUTB. inoutC. inputD. output
题目2
单选题
信号没有定义数据类型时,缺省为类型________
A. regB. wireC. triD. 不可用
题目3
单选题
如果线网类型变量说明后未赋值,其缺省值是( )
A. XB. 1C. ZD. 0
题目4
单选题
aways begin #5 clk=0; #10 clk=~clk; end产生的波形( )
A. 占空比为1/3B. clk=1C. clk=0D. 周期为10
题目5
单选题
一个Verilog HDL程序主要包含哪三部分
A. 头文件、主函数、子函数B. 以module endmodule引导的模块描述、端口说明、电路功能说明C. 宏定义、变量定义、函数语句D. 函数名、输入参数、输出参数
题目6
单选题
以下哪个标识符是错误的
A. ab@2B. adcdC. mux21aD. _ccc
题目7
单选题
在Verilog中,下列整数表示错误的是( )
A. -8'd24B. 6'dA3C. 8'h57D. 2'b10
题目8
单选题
reg[3:0]a,b; 若a=5,b=9,则a&b, a|b, a^b, a^~b 的结果依次为( )
A. 0,15,12,3B. 1,14,3,12C. 1,13,12,3D. 13,1,3,12
题目9
单选题
reg[3:0]a,b; 若a=5,b=10,则执行以下代码后,a和b结果依次为( ) "if(a <= b) a <= b; else b <= a;"
A. 10,5B. 5,10C. 10,10D. 5,5
题目10
单选题
有限状态机,也称为( ),其在任意时刻都处于有限状态集合中的一种状态
A. FSMB. ATMC. Flip_FlopD. Moore
Copyright © 2022 津ICP备2021001502号