登陆题目详情
单选题 现有十进制,欲实现七进制,若为同步置零,则在状态( )时产生置零信号.若为异步置零,则在状态( )时产生置零信号.(全0状态表示为S0)
学科：数字电子技术（2022-2023-2）
时间：2023-06-16 15:43:42
相关题目
相关作业
题目1单选题
现有十进制,欲实现七进制,若为同步置零,则在状态( )时产生置零信号.若为异步置零,则在状态( )时产生置零信号.(全0状态表示为S0)A. S6,S7B. S7,S6C. S7,S7D. 无法确定,没有初始状态E. S6,S6
题目2单选题
4位移位寄存器构成环形计数器,其有效循环有( )个状态;构成扭环形计数器,其有效循环有( )个状态A. 4,8B. 8,4C. 2,2D. 6,8
题目3单选题
下列同步时序逻辑电路设计方法,正确的顺序是( ).(不加任何间隔标点)A. 状态化简B. 根据方程画出逻辑图; 检查是否自启动C. 求出电路的状态方程和输出方程,将状态方程和特性方程相对照,得到驱动方程D. 逻辑抽象,得到状态转换图E. 选定触发器的类型F. 由状态转换图得到状态转换表G. 状态分配H. BFECADG
题目4单选题
8个D触发器构成环形计数器,其计数长度为()A. 3B. 16C. 8D. 4
题目5填空题
根据功能要求,补全Verilog HDL代码.CLK上升沿触发、异步清零端的JK触发器.其Verilog HDL代码如下:module jkff ( j, k, clk, reset, q ); input j, k, clk , reset; output q; reg q; wire ( ____ ) ; assign jk = { j , k }; always @( ____ or negedge reset ) begin if (~reset) q <= 1'b0; else if (jk==2'b00) q <= q; else if (jk==2'b01) q <= 1'b0; else if (jk==2'b10) q <= 1'b1; else q <= !q; endendmodule题目6填空题
欲实现模10计数器,至少需要____个触发器,若采用扭环形计数器,则需要____个触发器题目7填空题
下面Verilog HDL代码描述的是____电路 [答题格式:同步/异 清零端的*** 触发器] ,CLK是____触发. [答题格式:高电平/低电平/上升沿/下降沿] module dff ( d,clk,reset,q ,nq) ; input d,clk,reset ; output q,nq; reg q; always @ ( posedge clk ) begin if ( reset ) q <= 1'b0 ; else q <= d; end assign nq = !q ; endmodule题目8填空题
分析下图的计数器电路,采用的是( )法,第1个状态是( ),最后这个状态是( ),是( )进制的计数器. <img src="https://tihai-oss-cloud.itihey.com/img/7899dd8a04c48048600a330bfeea8f12.png">题目9填空题
下图所示计数器电路的分频比为( ).分频比即Y与CLK的频率之比.其中第(1)片74161是( )进制计数器,第(2)片是( )进制计数器.两片构成了( )进制计数器.<img src="https://tihai-oss-cloud.itihey.com/img/d46c70c8b6e0d2ff2dd1ae8db2183033.png">题目10填空题
下图电路中,实现了( )进制计数器,两片之间是( )进制.<img src="https://tihai-oss-cloud.itihey.com/img/8394652f5f138ca161ced0077f1c2432.png">下载 题海APP
拍照搜题更快捷
- 海量题库
- 无搜索限制
- 快捷拍照搜题
